Cadence發布突破性新產品Integrity 3D-IC平臺，加速系統創新

楷登電子（美國 Cadence 公司）今日正式交付全新Cadenceò Integrity? 3D-IC平臺，這是業界首款完整的高容量3D-IC平臺，將設計規劃、物理實現和系統分析統一集成于單個管理界面中。Integrity 3D-IC平臺支持了Cadence第三代3D-IC解決方案，客戶可以利用平臺集成的熱、功耗和靜態時序分析功能，優化受系統驅動的小芯片（Chilet）的功耗、性能和面積目標（PPA）。

面向超大規模計算、消費電子、5G通信、移動和汽車應用，相較于傳統單一脫節的Die-by-Die設計實現方法，芯片設計工程師可以利用Integrity 3D-IC平臺獲得更高的生產效率。該平臺提供獨一無二的系統規劃功能，集成電熱和靜態時序分析（STA），以及物理驗證流程，助力實現速度更快、質量更高的3D設計收斂。同時，3Dexploration流程可以通過用戶輸入信息將2D設計網表直接生成多個3D堆疊場景，自動選擇最優化的3D堆疊配置。值得一提的是，該平臺數據庫支持所有的3D設計類型，幫助工程師在多個工藝節點上同步創建設計規劃，并能夠與使用CadenceAllegro封裝技術的封裝工程師團隊和外包半導體組裝和測試（OSAT）供應商無縫協作。

Integrity 3D-IC平臺的客戶可以從多項特性和功能中獲益：

·統一的管理界面和數據庫：SoC和封裝設計團隊可以對完整系統進行完全同步的協同優化，更高效地將系統級反饋集成采納。

·完整的規劃平臺：集成了完整的3D-IC堆疊規劃系統，支持所有3D設計類型，幫助客戶管理并實現原生3D堆疊

·無縫的設計實現和工具集成：與 Cadence Innovus?Implementation System設計實現系統通過腳本直接集成，簡單易用，通過3D裸片分區、優化和時序流程實現高容量數字設計。

·集成的系統級分析能力：通過早期電熱及跨芯片 STA，創建穩健的3D-IC設計，利用早期系統級反饋優化全系統 PPA。

·與Virtuosoò設計環境和Allegro封裝協同設計：通過層次化的數據庫設計，工程師可以將設計數據從 Cadence模擬及封裝環境無縫遷移至系統的不同環節，快速實現設計收斂，提高生產效率。

·用戶界面簡單易用：配有流程管理工具的強大的用戶管理界面，為設計師提供統一的交互方式，執行相關的系統級3D系統分析流程。

 

“憑借領先的數字、模擬和封裝設計實現產品，Cadence一直都在為客戶提供強大的3D-IC封裝解決方案。”Cadence公司資深副總裁兼數字與簽核事業部總經理滕晉慶 Chin-Chi Teng博士表示，“隨著先進封裝技術的進步，得益于在3D-IC領域的成功經驗，我們看到客戶的強烈需求，需要開發一款將設計實現技術與系統級規劃和分析更加緊密集成的平臺。隨著行業持續推進開發更大差異化的3D堆疊裸片配置，全新Integrity 3D-IC平臺將幫助客戶實現系統驅動的PPA目標，降低設計復雜度，加速產品上市。”

Intgrity 3D-IC平臺是 Cadence廣泛 3D-IC解決方案的組成部分，在數字技術之上同時集成了系統、驗證及IP功能。廣泛的解決方案支持軟硬件協同驗證，通過由 Palladiumò Z2 和 Protium? X2 平臺組成的Dynamic Duo系統動力雙劍實現全系統功耗分析。平臺同時支持基于小芯片的 PHYIP 互聯，實現面向延遲、帶寬和功耗的PPA優化目標。Intgrity 3D-IC平臺支持與Virtuoso設計環境和 Allegro技術的協同設計，通過與Quantus?Extraction Solution提取解決方案和Tempus? Timing Signoff Solution時序簽核解決方案提供集成化的IC簽核提取和STA，同時還集成了Sigrity?技術產品，Clarity? 3D Transient Solver，及Celsius?Thermal Solver熱求解器，從而提供集成化的信號完整性/功耗完整性分析（SI/PI），電磁干擾（EMI），和熱分析功能。全新 Integrity 3D-IC 平臺和更廣泛的 3D-IC 解決方案組合，建立在Cadence SoC 卓越設計和系統級創新的堅實基礎之上，支持公司的智能系統設計（Intelligent System Design ）戰略。