臺積電，三星5nm、3nm芯片，是制程騙局？事情沒這么簡單

網(wǎng)上有一個觀點(diǎn)，那就是從28nm之后，摩爾定律其實(shí)已經(jīng)死了。

從28nm工藝制程開始，芯片的納米工藝，已經(jīng)不與晶體管密度，柵極長度、金屬半間距等直接相關(guān)了。

從28nm之后，芯片工藝，就已經(jīng)是等效法，即等效于多少納米，而不是實(shí)際多少納米。

具體來說，在28nm之前，芯片工藝其實(shí)是指晶體管的柵極長度，專業(yè)詞叫Gate Length。，這個工藝每一代縮小30%，也就是變成原來的70%。

所以也就有了90nm、65nm、45nm這些，但到了28nm之后，柵極長度，無法再每一代縮小30%了，于是芯片廠商們，也就不再用柵極長度來命名了工藝了。

各大晶圓廠，便開始在性能（Performance），功耗（Power），以及面積尺寸（Area）方面，進(jìn)行不斷優(yōu)化改進(jìn)。

就算柵極長度，并沒有真正縮小30%，但只要較上一代在某一方面進(jìn)步了30%，就認(rèn)為這是新一代的工藝。

所以一直以來，很多人都說臺積電、三星的芯片工藝，在28nm之后，就是一場制程騙局，晶圓廠負(fù)責(zé)編，芯片廠捏著鼻子也要認(rèn)。

但事實(shí)上，事情真沒這么簡單，線寬工藝的停滯，或者陷入物理極限，并不代表摩爾定律的衰亡，也并不代表制程就是騙局。

最近這10多年間，雖然在所謂的線寬或柵極上沒有長足的進(jìn)步，但大家都在采用先進(jìn)的架構(gòu)設(shè)計，來立體化堆疊晶體管，并最終轉(zhuǎn)化為“等效制程”的工藝。

這些一樣需要先進(jìn)的技術(shù)，需要各大晶圓廠，不斷的提升工藝，改進(jìn)技術(shù)，其難度，并不比縮小線寬或柵極長度低。

舉例說明，7nm比10nm更先進(jìn)，哪怕它們是一種工藝制程的，而5nm也比7nm先進(jìn)，3nm又比5nm芯片，這是很明顯的事情，我們不能單純的看柵格有沒有縮小。

借助架構(gòu)和工藝的提升，來實(shí)現(xiàn)更小制程的效果，依然是一件非常難，且復(fù)雜的事情，沒有積累，先進(jìn)設(shè)備、高超的技術(shù)，依然不可能實(shí)現(xiàn)。

同樣的，很多人覺得制程工藝沒進(jìn)步，我們就能夠很快的追上臺積電、三星了，這也是片面的看法，實(shí)際上沒有想象的容易，對手們不會停下來等待中國芯片制造的追趕，我們也別幻想別人無法進(jìn)步了，“丟掉幻想，準(zhǔn)備戰(zhàn)斗”，才是我們真正要干的事情。